Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-194851

(43) Date of publication of application: 21.07.1999

(51)Int.CI.

G06F 1/14

G06F 1/26

(21) Application number: 10-000425

(71)Applicant: NEC SHIZUOKA LTD

(22)Date of filing:

05.01.1998

(72)Inventor: SANO KOJI


# (54) CIRCUIT AND METHOD FOR DOUBLE CONSTITUTION OF REAL-TIME CLOCK

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the precision of

the time of a real-time clock in a chip set.

SOLUTION: The circuit and method are characterized in that the chip set 3 having the real-time clock 4 inside, a bus 2, a dedicated interface 11, a real-time clock 12 connected to the dedicated interface 11, and a CPU 1, which is connected to the bus 2 and performs program control, are provided and the time information of the real-time clock 12 is copied to the real-time clock 4 when the CPU 1 is started up.



#### **LEGAL STATUS**

[Date of request for examination]

05.01.1998

[Date of sending the examiner's decision of

13.03.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] Searching PAJ

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-194851

(43)公開日 平成11年(1999)7月21日

(51) Int.CL.*		識別配号	FΙ		
G06F	1/14		G06F	1/04	351B
	1/26			1/00	3 3 5 A

審査請求 有 請求項の数4 OL (全 4 頁)


			•		
(21)出願番号	特顧平10-425	(71) 出願人	000197366		
(22)出顧日	平成10年(1998) 1月5日		静岡日本電気株式会社		
(64) 川原口	<del>上</del> 做10十(1990) 1 月 9 日	静岡県掛川市下侵800番地			
		(72)発明者	佐野 浩司		
			静岡県掛川市下俣4番2 静岡日本電気株		
			式会社内		
		(74)代理人	弁理士 京本 直樹 (外2名)		
		Ì			
		1			

## (54) 【発明の名称】 リアルタイムクロックの二重構成回路および二重構成方法

#### (57)【要約】

【課題】本発明の目的は、チップセット内の内部リアルタイムの時刻の精度を向上することにある。

【解決手段】内部にリアルタイムクロック4を有するチップセット3と、バス2と、専用インタフェース11と、専用インタフェース11に接続されたリアルタイムクロック12と、バス2に接続されプログラム制御を行うCPU1とを備え、CPU1の立ち上げ時にリアルタイムクロック12の時刻情報をリアルタイムクロック4にコビーすることを特徴としている。



1

#### 【特許請求の範囲】

【請求項1】 内部に第1のリアルタイムクロックを有 するチップセットと、前記チップセットの外部に接続さ れた第2のリアルタイムクロックとを含むリアルタイム クロックの二重構成回路において、前記チップセットに 接続されたプロセッサとを備え、前記プロセッサの立ち 上げ時に前記第2のリアルタイムクロックの時刻情報を 前記第1のリアルタイムクロックにコピーすることを特 徴とするリアルタイムクロックの二重構成同路。

が落ちてもバッテリに切り替わって電源が供給されると とにより動作し続けることを特徴とする請求項1記載の リアルタイムクロックの二重構成回路。

【請求項3】 内部に第1のリアルタイムクロックを有 するチップセットと、前記チップセットとバスで接続さ れプログラム制御を行うプロセッサと、前記前記チップ セットとシリアルインタフェースで接続された第2のリ アルタイムクロックと、前記第2のリアルタイムクロッ クの電源をバックアップするバックアップ電源とを備 イムクロックの時刻情報を前記第1のリアルタイムクロ ックにコピーすることを特徴とするリアルタイムクロッ クの二重構成回路。

【請求項4】 チップセット内の第1のリアルタイムク ロックの時刻情報を前記チップセット外の第2のリアル タイムクロックの時刻情報を用いることによって時刻補 正するリアルタイムクロックの二重構成方法であって、 装置の立ち上げ時に前記第2のリアルタイムクロックの 時刻情報を前記第1のリアルタイムクロックにコピーす るステップを有することを特徴とするリアルタイムクロ 30 ックの二重構成方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、リアルタイムクロ ックの構成回路に関し、特に、二種類のリアルタイムク ロックを用いたリアルタイムクロックの二重構成回路に 関する。

[0002]

【従来の技術】従来、リアルタイムクロック内蔵方式と 緒にチップセットとして集積化され、電源供給や基準ク ロックもこれらの内蔵周辺回路と共用されていた。

【0003】また、リアルタイムクロック外付け方式と して、外付けのリアルタイムクロックを使用しても、実 装面積および回路規模を小さくする為、専用のシリアル インタフェースを使用していた。

[0004]

【発明が解決しようとする課題】しかしながら、上述の リアルタイムクロック内蔵方式では、リアルタイムクロ ックの回路を他の周辺回路と一緒にチップセット化し、

電源供給や基準クロックを他の内蔵周辺回路と共用化す ると、バックアップ電流が増大し、また基準クロックを リアルタイムクロック専用に最適調整することができな いため、バッテリ使用によるリアルタイムクロックの回 路のパックアップ時間が短縮し、又精度が低下するとい う問題点がある。

【0005】特に、チップセット内の水晶発振回路は、 CPU等とのバスインタフェースに合わせてチューニン グされており、外付けの水晶振動子の負荷容量 (CL) 【請求項2】 前記第2のリアルタイムクロックは電源 10 も、これに合わせる必要がある。そのため、この場合の 負荷容量は、リアルタイムクロックに対しては最適でな い値となり、最悪2~3分/月の誤差を生じる場合があ

> 【0006】また、上述の外付け方式では、専用のシリ アルインタフェースを用いたシリアル通信であり、リア ルタイムクロック内の各レジスタに対するアクセスが遅 くなるため、システム全体のパフォーマンスが低下する という問題点がある。

【0007】例えば、専用のシリアルインタフェースの え、前記プロセッサの立ち上げ時に前記第2のリアルタ 20 バス幅は通常1ピットであり、内蔵のリアルタイムクロ ックのバス幅は8ビットの場合、単純に考えても1/8 のパフォーマンスになってしまう。

> 【0008】本発明の目的は、チップセット内の内部リ アルタイムの時刻の精度を向上することにある。

【課題を解決するための手段】上記目的を達成するため に、本発明のリアルタイムのに重構成回路は、内部に第 1のリアルタイムクロックを有するチップセットと、前 記チップセットの外部に接続された第2のリアルタイム クロックとを含むリアルタイムクロックの二重構成回路 において、前記チップセットに接続されたプロセッサと を備え、前記プロセッサの立ち上げ時に前記第2のリア ルタイムクロックの時刻情報を前記第1のリアルタイム クロックにコピーすることを特徴としている。

【0010】更に、前記第2のリアルタイムクロックは 電源が落ちてもバッテリに切り替わって電源が供給され ることにより動作し続けることを特徴としている。

【0011】また、本発明のリアルタイムの二重構成回 路は、内部に第1のリアルタイムクロックを有するチッ して、リアルタイムクロック回路は、他の周辺回路と― 40 ブセットと、前記チップセットとバスで接続されプログ ラム制御を行うプロセッサと、前記前記チップセットと シリアルインタフェースで接続された第2のリアルタイ ムクロックと、前配第2のリアルタイムクロックの電源 をパックアップするバックアップ電源とを備え、前記プ ロセッサの立ち上げ時に前記第2のリアルタイムクロッ クの時刻情報を前記第1のリアルタイムクロックにコピ ーすることを特徴としている。

> 【0012】また、本発明のリアルタイムクロックの二 重構成方法は、チップセット内の第1のリアルタイムク 50 ロックの時刻情報を前記チップセット外の第2のリアル

タイムクロックの時刻情報を用いることによって時刻補 正するリアルタイムクロックの二重構成方法であって、 装置の立ち上げ時に前記第2のリアルタイムクロックの 時刻情報を前記第1のリアルタイムクロックにコピーす るステップを有することを特徴としている。

#### [0013]

【発明の実施の形態】先ず、作用について以下に説明す

【0014】装置が起動する際に、高い時計精度を有す る外部リアルタイムクロックの情報で、チップセット内 10 部のリアルタイムクロックの時刻補正を行うようにし、 立上げ後はチップセット内部のリアルタイムクロックの 時刻情報を参照しているようにしているため、精度の髙 い時刻情報をシステムパフォーマンスを落とすことなく 得ることが可能となる。

【0015】次に、本発明の実施の形態について図面を 参照して説明する。

【0016】図1は、本発明の実施の形態のブロック図 である。

【0017】図1を参照すると、本発明の実施の形態 は、プロセッサでありプログラム制御を行うプログラム 制御を行うCPU1と、チップセット3と、CPU1と チップセット3とのデータのやり取りを行うバス2と、 チップセット3用のクロック源である水晶振動子7と、 チップセット3用の電源である電源6と、リアルタイム クロック12と、チップセット3とリアルタイムクロッ ク12とをシリアルでデータのやり取りを行う専用イン タフェース11と、リアルタイムクロック12の専用電 源である電源13と、リアルタイムクロック12のクロ ック源である水晶振動子14と、電源6の電源供給がな 30 2と同等の時計精度を有することが可能となる。 くなったときにバックアップ電源となるバッテリ21 と、電源13の電源供給がなくなったときにバックアッ プ電源となるバッテリ22とを有する。

【0018】チップセット3は、バス2に接続されてい るリアルタイムクロック4と、バス2に接続されている P/S変換回路5とから構成される。

【0019】電源6と電源13の電源供給は共通の電源 を使用しており、装置の電源がOFFになると電源6と 電源13の両方が電源OFFになる。このとき、電源が OFFになると、電源6はバッテリ21に、電源13は 40 バッテリ22にそれぞれ切り替る。

【0020】リアルタイムクロック13はチップセット 3の外にあり独立しているため、非常に精度の高い時刻 を保証することができる。

【0021】なお、装置全体の構成を図面で記述してい ないが、装置は、図1のブロック図を含む構成からな り、そのなかのCPU1が図1に記述されていない記憶 部からプログラムを読み出しプログラム制御を行うこと により動作するものである。図2は、装置立上げ時(電 源ON時または装置リセット時における立上げ)におけ 50 るCPU1が動作するフローチャートである。

【0022】次に、本発明の実施の形態の動作について 図1と図2を参照して説明する。

【0023】通常動作時のCPU1は、内部リアルタイ ムクロック4の情報を参照しながら動作している。

【0024】今、図1のブロック図を含む装置が立上る と、初期設定の一処理として、外部のリアルタイムクロ ック12を内部のリアルタイムクロック4に時刻情報を コピーする (ステップS1)。

【0025】コピーを終了し、その他の初期設定を行っ た後、CPU1は時刻情報を必要とする場合、内部のリ アルタイムクロック4の情報を参照する。

【0026】次に、装置の電源をOFFにすると、チッ ブセット3は電源6からバッテリ21に切り変わったD C電源で供給され、内部のリアルタイムクロック4は動 作する。長時間放置すると、時刻情報がずれ、やがてバ ッテリが消耗して時刻情報が消去する。一方、バッテリ 22で供給されている外部のリアルタイムクロック12 は回路規模がチップセット4に比べて非常に小さいの 20 で、長時間放置しても長時間の動作に十分に対応でき る。

【0027】この状態で装置の電源をONにすると、上 述した図2のフローチャートの動作を行うことになり、 装置立ち上げ後(初期設定終了後)に使用するリアルタ イムクロック4が精度の高い時刻に補正されることにな

【0028】以上説明したように、クロック7の精度が 十分でなく、また電源6の供給断が発生しても、内部リ アルタイムクロック4は、外部リアルタイムクロック1

【0029】また、通常動作時は、CPU1は、装置O N時に時刻の補正された内部リアルタイムクロック4の 時刻情報を読めば良いため、システム性能の低下を招く ことがない。

#### [0030]

【発明の効果】以上説明したように、装置を起動する際 に、専用のバックアップ電源と専用のクロックを有する 外部リアルタイムクロックの時刻情報を読み出し、これ で、内部リアルタイムクロックの時刻補正を行うため、

供給されるクロックの精度が十分でなく、またバックア ップ電流の大きいチップセット内のリアルタイムクロッ クでも時計精度を向上できるという効果がある。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態の一例を示すブロック図で

【図2】装置立ち上げ時の動作を示すフローチャートで ある。

#### 【符号の説明】

CPU

バス

5

3 チップセット

4. 12 リアルタイムクロック

5 P/S変換回路

6,13 電源

\* 7, 14 水晶振動子

11 専用インタフェース

21, 22 パッテリ

\*

【図1】

